基于VerilogHDL的UART串行通讯模块设计及仿真 上传者：野生文艺青年一枚 2019-01-17 08:51:08上传 其他文件 500kb 热度 79次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-01-17 08:51:08 感谢啊，非常有用 码姐姐匿名网友 2019-01-17 08:51:08 没有各个模块的源程序，调试比较麻烦。还行吧 码姐姐匿名网友 2019-01-17 08:51:08 谢谢，学习了讲的不错，是学习FPGA还是单片机，纠结中 码姐姐匿名网友 2019-01-17 08:51:08 讲的还行，储初学者可以看一看 码姐姐匿名网友 2019-01-17 08:51:08 讲得还是比较具体的，就是少了各个模块整合的调用程序，总的来说，还是有一定的帮助 发表评论
感谢啊，非常有用
没有各个模块的源程序，调试比较麻烦。还行吧
谢谢，学习了讲的不错，是学习FPGA还是单片机，纠结中
讲的还行，储初学者可以看一看
讲得还是比较具体的，就是少了各个模块整合的调用程序，总的来说，还是有一定的帮助