基于VerilogHDL的UART串行通讯模块设计及仿真 上传者：野生文艺青年一枚 2019-01-17 08:51:08上传 其他文件 500kb 热度 55次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-01-17 08:51:08 感谢啊，非常有用 码姐姐匿名网友 2019-01-17 08:51:08 没有各个模块的源程序，调试比较麻烦。还行吧 码姐姐匿名网友 2019-01-17 08:51:08 谢谢，学习了讲的不错，是学习FPGA还是单片机，纠结中 码姐姐匿名网友 2019-01-17 08:51:08 讲的还行，储初学者可以看一看 码姐姐匿名网友 2019-01-17 08:51:08 讲得还是比较具体的，就是少了各个模块整合的调用程序，总的来说，还是有一定的帮助 发表评论 野生文艺青年一枚 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
感谢啊，非常有用
没有各个模块的源程序，调试比较麻烦。还行吧
谢谢，学习了讲的不错，是学习FPGA还是单片机，纠结中
讲的还行，储初学者可以看一看
讲得还是比较具体的，就是少了各个模块整合的调用程序，总的来说，还是有一定的帮助