用FPGA实现数字锁相环.7z

Name: 用FPGA实现数字锁相环.7z
Rating: 4.5 (45 reviews)
Author: ying22771

上传者：ying22771 2021-02-09 02:13:51上传 7Z文件 92.17KB 热度 45次

用FPGA实现数字锁相环.7z

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用FPGA实现数字锁相环.7z

用FPGA实现数字锁相环.7z

大小：92KB | 2021-02-09 02:13:51
FPGA实现数字锁相环

FPGA实现的数字锁相环，可以对未知的频率进行锁相

大小：0B | 2019-09-23 19:49:22
数字锁相环的FPGA实现

FPGA实现的锁相环程序利用原理图和VHDL等实现锁相环技术

大小：0B | 2019-05-13 07:54:58
FPGA数字锁相环设计

基于FPGA的全数字锁相环设计，里面有基本的设计思想设计流程介绍

大小：0B | 2020-06-18 01:08:45
数字锁相环及其FPGA的实现

锁相环(PLL)的理论与研究日趋完善，应用范围遍及整个电子技术领域，如信号处理，调制解调，时钟同步，...

大小：0B | 2019-05-16 10:05:57
FPGA实现PLL全数字锁相环

FPGA实现PLL全数字锁相环全部代码

大小：0B | 2019-07-13 20:00:38
数字锁相环

大小：0B | 2019-03-07 05:43:41
verilog语言的FPGA数字锁相环PLL实现

使用verilog语言实现的FPGA数字锁相环（pll）

大小：0B | 2019-05-27 12:31:35
基于FPGA的数字锁相环设计

基于FPGA的数字锁相环设计

大小：0B | 2019-08-03 20:43:56
全数字锁相环的FPGA设计

大小：0B | 2019-01-11 23:47:15
基于fpga的数字锁相环设计

基于fpga的数字锁相环设计毕业设计论文里面详细的介绍了锁相的概念和全数字锁相环的实现！！

大小：0B | 2019-05-13 07:54:45
基于FPGA设计数字锁相环

基于FPGA设计数字锁相环（论文）

大小：0B | 2019-05-13 07:54:47
基于FPGA的全数字锁相环

基于FPGA的全数字锁相环

大小：0B | 2019-05-13 07:54:44
数字锁相环verilog

自己写的verilog锁相环。1k~100k频率比较稳定。N分频器自己修改。

大小：0B | 2020-05-15 04:12:58
dpll数字锁相环

利用verilog开发的数字锁相环。主要用于学习理解PLL，适用于初学者

大小：0B | 2019-07-29 01:07:57
全数字锁相环

大小：0B | 2019-01-11 23:47:12