UART接口的Verilog源代码打包

Name: UART接口的Verilog源代码打包
Rating: 4.5 (43 reviews)
Author: assimilate61509

上传者：assimilate61509 2021-02-08 11:51:00上传 ZIP文件 3.69KB 热度 43次

配合本人所写FPGA教学系列文章使用,具体参考UART系列第二篇

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

UART接口的Verilog源代码打包

配合本人所写FPGA教学系列文章使用,具体参考UART系列第二篇

大小：4KB | 2021-02-08 11:51:00
UART_verilog源代码

很好的UART的verilog代码，可以直接应用在FPGA之中

大小：0B | 2019-10-09 22:05:27
uart的verilog代码

用verilog写的uart代码适合初学者练练手工程已经建好了

大小：0B | 2019-11-25 02:07:35
WISHBONE接口的UART Verilog实现

WISHBONE接口的UART（Verilog实现）内部包含说明文档、源代码、测试平台和工程文件学习...

大小：0B | 2019-06-04 14:10:18
UART verilog代码

TheUART(UniversalAsynchronousReceiver/Transmitter)...

大小：0B | 2019-07-23 08:15:30
Uart_verilog代码

Uart 的 verilog code 原代码

大小：9KB | 2020-08-06 21:10:58
串口UART Verilog源代码三个

前段时间要用的,在这里没找到,代码都是网上找来的,一共有三个实现代码,很有用噢。我自己改进了一个下...

大小：14KB | 2020-08-21 01:23:35
Verilog UART代码modelsim

Verilog UART code modelsim

大小：0B | 2019-06-22 00:10:19
UART4UART参考设计Xilinx提供Verilog代码uart verilog

UART4UART参考设计,Xilinx提供Verilog代码uart_verilog

大小：11.187 KB | 2023-02-03 18:26:35
UART接口代码

uart串口上位机串口调试助手代码，包括tx模块，rx模块，波特率选择模块，串口调试助手发送数据到r...

大小：0B | 2018-12-16 03:01:12
VERILOG的uart

自己写的uart核很好用

大小：0B | 2018-12-09 14:59:08
UART Verilog串口通信Verilog HDL代码

UART Verilog HDL代码,经过RTL仿真和FPGA验证。波特率支持9600~92160...

大小：0B | 2018-12-29 09:35:46
UART串口模块代码verilog

大小：0B | 2019-01-12 22:49:01
模块iic uart usb jtag dma的verilog源代码.rar

模块 verilog 源代码

大小：278KB | 2020-09-19 15:34:46
uart verilog

分模块设计，使用modelsim仿真过，可以实现正确的收发功能，源代码都很齐全。

大小：0B | 2019-09-25 20:08:02
UART VERILOG

用VERILOG 来写的UART串口模块，用了无数次，不用怀疑代码稳定性。收发模块独立！

大小：0B | 2018-12-09 14:59:08