WISHBONE接口的UART（Verilog实现） 上传者：看最远的地方 2019-06-04 14:10:18上传 ZIP文件 279.43KB 热度 91次 WISHBONE接口的UART（Verilog实现）内部包含说明文档、源代码、测试平台和工程文件学习verilong非常好的资料 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-04 14:10:18 毕业设计帮了我大忙 码姐姐匿名网友 2019-06-04 14:10:18 没有真正用到～有点遗憾 码姐姐匿名网友 2019-06-04 14:10:18 作为学习WISHBONE，学习verilong非常好的资料 码姐姐匿名网友 2019-06-04 14:10:18 非常不错的资料，收藏起来学习。 码姐姐匿名网友 2019-06-04 14:10:18 很好的资源，对我很有用 码姐姐匿名网友 2019-06-04 14:10:18 不错，对毕设很有启发 码姐姐匿名网友 2019-06-04 14:10:18 挺好，已运行 码姐姐匿名网友 2019-06-04 14:10:18 不错，就是仿真程序貌似有点问题 发表评论
毕业设计帮了我大忙
没有真正用到～有点遗憾
作为学习WISHBONE，学习verilong非常好的资料
非常不错的资料，收藏起来学习。
很好的资源，对我很有用
不错，对毕设很有启发
挺好，已运行
不错，就是仿真程序貌似有点问题