WISHBONE接口的UART（Verilog实现） 上传者：看最远的地方 2019-06-04 14:10:18上传 ZIP文件 279.43KB 热度 69次 WISHBONE接口的UART（Verilog实现）内部包含说明文档、源代码、测试平台和工程文件学习verilong非常好的资料 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-06-04 14:10:18 毕业设计帮了我大忙 码姐姐匿名网友 2019-06-04 14:10:18 没有真正用到～有点遗憾 码姐姐匿名网友 2019-06-04 14:10:18 作为学习WISHBONE，学习verilong非常好的资料 码姐姐匿名网友 2019-06-04 14:10:18 非常不错的资料，收藏起来学习。 码姐姐匿名网友 2019-06-04 14:10:18 很好的资源，对我很有用 码姐姐匿名网友 2019-06-04 14:10:18 不错，对毕设很有启发 码姐姐匿名网友 2019-06-04 14:10:18 挺好，已运行 码姐姐匿名网友 2019-06-04 14:10:18 不错，就是仿真程序貌似有点问题 发表评论 看最远的地方 资源：17 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
毕业设计帮了我大忙
没有真正用到～有点遗憾
作为学习WISHBONE，学习verilong非常好的资料
非常不错的资料，收藏起来学习。
很好的资源，对我很有用
不错，对毕设很有启发
挺好，已运行
不错，就是仿真程序貌似有点问题