uart verilog 上传者：qq17127 2019-09-25 20:08:02上传 ZIP文件 19KB 热度 57次 分模块设计，使用modelsim仿真过，可以实现正确的收发功能，源代码都很齐全。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-09-25 20:08:02 常用的UART，必须能用verilog实现 码姐姐匿名网友 2019-09-25 20:08:02 简洁实用，在FPGA上只实现了tx端口，没问题~！ 发表评论
常用的UART，必须能用verilog实现
简洁实用，在FPGA上只实现了tx端口，没问题~！