一种基于Bang Bang鉴相器的全数字锁相环的设计

提出一种基于Bang-Bang鉴相器的全数字锁相环,该全数字锁相环主要由Bang-Bang鉴相器、自动频率控制、增益可调的数字滤波器、锁定状态监测器、宽振荡范围的数控振荡器组成,采用SMIC55 CMOS工艺,仿真结果表明,该全数字锁相环频率输出范围为1.76~3.4 GHz,锁相环系统在37.5 μs内锁定在2.5 GHz,其中AFC调整时间为35 μs,环路调整时间为2.5 μs,锁定时相位噪声为 -112dBc/Hz@1 MHz,整体功耗为11.4mW@2.5 GHz。