一种锁定相位编程可调全数字锁相环设计

1 引 言 锁相技术在信号处理、调制解调、时钟同步、倍频、频率综合等领域都得到了广泛的应用。目前锁相技术的实现主要有模拟锁相环(APLL)、全数字锁相环(DPLL)、模拟数字混合锁相环与延迟锁相环(DLL)四种。全数字锁相环(DPLL)具有精度高且不受温度和电压影响,环路带宽和中心频率编程可调等优点.得到了广泛应用。 经典全数字锁相环路由数字鉴相器、K模可逆计数器、脉冲加减控制电路和N分频器4部分组成。在输入信号频率稳定条件下,锁相环锁定时输出信号与输入信号正交。在通信和其他很多应用领域,不仅需要输出信号与输入信号保持正交关系,有时也需要他们保持某些特定的相位差。本文在经典结构基础上稍做