EDA/PLD中的Coo1Runner II器件实现设计范例和实现CPLD设计

1.CPLD设计 本设计有VHDL和Verilog两种描述,CPLD首先译码系统命令,然后产生对NAND FLASH的相应操作。CPLD主要完成以下4个任务。 (1)解码读/写地址总线。 (2)解释地址总线命令。 (3)产生NAND Flash控制信号。 (4)监控RY/BY#。 CPLD解码地址线上的OOh~0Fh,然后操作不同地址对应的端口,产生相应的NAND Flash控制输出。端口地址及其功能描述见如表。 如表 CPLD端口地址及其功能描述 如图所示为CPLD实现框图,所有端口都是在CB#有效时通过地址译码产生的。说明如下。 如图 CPLD实现框图