Coo1Runner II器件实现SRAM控制器

DMA传输时,16位的SRAM用来存储来自CPU/IDE的数据。SRAM分为两个块,分别是Buffer1(0x00~0xff)和Buffer2(0x100~Oxlff)。 如图所示为SRAM控制器状态机,读写SRAM都是由此状态机完成的。 如图 SRAM控制器状态机 DMA访问SRAM的优先级高于CPU。当DMA状态机正在访问SRAM时,如果发生CPU请求SRAM访问,连接到CPU的ready信号将一直保持低电平,等待DMA完成;当DMA访问SRAM时,ready信号有效,告诉CPU可以操作。每个状态描述如下。 (1)IDLE 没有读/写操作时,SRAM状态机默认在空闲状态。在此