显示/光电技术中的SEED智能像素总体设计

本文组借鉴国外并行光互连链路的经验,应用一维线阵结构的SEED智能像素,将4×4 SEED智能像素制作成1×20 (4×5,一组冗余)线阵结构,设计适合的耦合方式,利用硅片的选择腐蚀技术,制作硅基光纤定位夹持器,研 制作为光纤和CMOS-SEED智能像素耦合的公共基准微光学平台,.实现光纤与CMOS-SEED智能像素的光学耦合。 这种方法的优点是可大大减少光路调节的环节,降低光信号在光路系统中的衰减,提高系统的光互连效率和可靠 性。在CMOS-SEED智能像素中,SEED列阵芯片面积为6 mm×1 mm,光窗口为40μm×40μm,铟柱面积为26μm×26 μm,CMOS-SEED智能像素芯