EDA/PLD中的特定约束FROM TO

特定约束就是用FROM TO约束来定义两个TIMEGROUPs之间的延时,路径的起点和终点可以是PAD、寄存器、锁存器、LUT、RAM及乘法器等。在使用FROM TO约束分析时,工具会考虑Clock Skew因素。因此对于同步路径FROM TO约束就像是对特定路径的周期约束,如图1所示。 图1 FROM TO约束所覆盖的路径示意 前面说过,周期约束是全局约束,但有些路径可能需要不同于周期的特殊要求。FROM TO约束可以用来定义宽约束路径“Slow Path”、过约束路径“Overconstrained Path”或者时序无关路径“False Path”。 以图2所示“S