嵌入式系统/ARM技术中的高速的总线状态

许多的高速总线状态与低速/高速类似,但有些高速总线的状态的特性也是不同的。当然,这也是为了向下兼容之故。因此,低速与全速的总线状态无法兼容高速的总线。以下,分别叙述相关的重要特性。 1.高速差动1与差动0 当主机与设各传输高速的数据是位于高速差动1与差动0时,则存在这两种总线状态。这如同低速与全速的总线状态一样,高速差动1是当D+是逻辑高电位,以及D-是逻辑低电位。反之,高速差动0是当D+是逻辑低电位,以及D-是逻辑高电位。 2.高速数据J与k状态 高速数据J与K状态的定义,与全速的定义一样。 3.Chirp J与Chirp K状态 这两种状态是USB2.0