EDA/PLD中的CPLD/FPGA器件的配置方法 上传者：lpj24347 2020-11-17 09:07:56上传 PDF文件 240.6KB 热度 13次 CPLD和FPGA都支持边界扫描(JTAG)模式,JTAG端口用于边界扫描测试、器件配置、应用诊断等,符合IEEE 1532/IEEE 1149,1规范。每个CPLD/FPGA器件都有专用的JTAG端口,JTAG端口有4个引脚,具体描述见表1。 通过JTAG下载线将CPLD/FPGA器件与计算机连接起来,就可以将配置文件下载到器件中,如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图,可以分别将对应的配置文件下载到这些器件里。 表1 JTAG引脚说明 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 lpj24347 资源：440 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
