CPLD/FPGA器件的配置方法

CPLD和FPGA都支持边界扫描(JTAG)模式,JTAG端口用于边界扫描测试、器件配置、应用诊断等,符合IEEE 1532/IEEE 1149,1规范。每个CPLD/FPGA器件都有专用的JTAG端口,JTAG端口有4个引脚,具体描述见表1。 通过JTAG线将CPLD/FPGA器件与计算机连接起来,就可以将配置文件到器件中,如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图,可以分别将对应的配置文件到这些器件里。 表1 JTAG引脚说明