嵌入式系统/ARM技术中的eCAN总线模块的位时间(Bit Timing)配置

CAN协议规范将位时间分成4个不同的时间段,如图所示。 SYNC_SEG 该段用来同步总线上的各节点,在该段内需要一个边沿。本段总是一个TIME QUANTUM(TQ)。 PROP_SEG 该段用来补偿网络内的物理延时。它是信号在总线上传播时间和的2倍,输入比较延时和输出驱动延时。该段在1~8 TIME QUANTA(TQ)之间可编程。 PHASE_SEG1该项用来补偿上升沿相位错误,在1~8 TIME QUANTA(TQ)之间可编程,并且可以被重新同步延长。 PHASE_SEG2该项用来补偿下降沿相位错误,2~8 TIME QUANTA(TQ)之间可编程,并且可以