EDA/PLD中的基于混合信号FPGA的智能型验证流程

为了因应市场对于较高性能、较小的系统尺寸及降低成本和电源的需求,系统设计者正将较高层级的混合信号功能整合在他们的系统单芯片(SoC)设计中。随着这些SoC设计上的混合信号组件数量增加了,基本的功能验证对于硅初期能否成功也愈来愈重要。FPGA在系统整合难题上加入了一个新特点,改善了系统整合面,如整体的系统成本、可靠性、可组态性、上市时间等。在核心上,此新范例-可编程系统单芯片(programmable system chip, PSC)整合FPGA电闸,内嵌快闪和模拟功能在单一的可程序化组件中,提供了具真正程序能力的理想低成本路径,而且系统设计者可以用来快速地设计和研发复杂的混合信号系统。