EDA/PLD中的用混合信号FPGA控制电压攀升率

随着工艺尺度不断缩小,器件常常需要多个电源。为了减小功耗和最大限度地提高性能,器件的核心部分一般趋向于在低电压下工作。为了与传统的器件接口,或与现有的I/O标准配合,I/O接口的工作电平往往与核心部分不同,一般都高于核心部分的工作电压。器件通常支持电平各不相同 (1.8V、2.5V 或 3.3V)的多个I/O组件。为能重新配置器件或对器件重新编程,通常还需要支持另外一个电源。显然,这些电源间相互关联,以及电源数量的增加,会大大增加板级电源管理的复杂性。 采用现场可编程门阵列 (FPGA)、数字信号处理器 (DSP) 和专用集成电路 (ASIC) 的设计可能需要4到5个,甚至更多的电源,需