EDA/PLD中的基于逻辑组的快速宏布局方法

摘要: 本文介绍了一种适用于高宏数、难时序设计的快速平面布局方法。微捷码Talus可基于逻辑组产生所有宏和标准单元的快速布局。我们可通过利用这种布局信息来突出并划分适合的“宏组”,对于高宏数设计来说,这种方法要较一般的分组方法更快速更合理。对于时序关键设计,我们可使用积极的“宏布局”方法来显示关键逻辑组,然后再通过增量(incremental)的“宏布局”来调整布局形状(无宏或其它逻辑组阻塞的前提下将关键逻辑*在一起);这种方法可为我们常规设计带好更好时序(包括WNS/TNS)和更好布线结果(总线长)。 1.介绍 一般来说,逻辑块级设计平面布局的主要工作就是宏布局。传统上,我