1. 首页
  2. 移动开发
  3. 其他
  4. GF(2^3)RS(64)编码器verilog设计

GF(2^3)RS(64)编码器verilog设计

上传者: 2020-10-03 14:55:03上传 RAR文件 3.47MB 热度 8次
伽罗华域GF(2^3)上的RS(6,4)编码器verilog设计,可下到板子上,chipscope可采集数据。
用户评论