GF(2^3)RS(64)编码器verilog设计

Name: GF(2^3)RS(64)编码器verilog设计
Rating: 4.5 (25 reviews)
Author: ByYourSide_

上传者：ByYourSide_ 2020-10-03 14:55:03上传 RAR文件 3.47MB 热度 25次

伽罗华域GF(2^3)上的RS(6,4)编码器verilog设计,可下到板子上,chipscope可采集数据。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

GF23RS64编码器verilog设计

伽罗华域GF(2^3)上的RS(6,4)编码器verilog设计,可下到板子上,chipscope可...

大小：3.47MB | 2020-10-03 14:55:03
Verilog实现RS编码器255247

通过FPGA现场可编程逻辑器件，速度快，处理能力好，编写了RS编码器，带八个校验位，可以有效地进行纠...

大小：0B | 2019-05-07 22:38:47
RS编码器verilog仿真实现

RS编码器 verilog 仿真功能实现

大小：0B | 2018-12-25 08:06:30
rs编码器matlab程序

rs编码器的matlab编码程序，输入为0-7的整数，代表GF域中的元素

大小：0B | 2019-05-16 11:43:09
旋转编码器verilog程序

modulerotencoder(A,B,clk,reset,output8,lock,cs);in...

大小：0B | 2019-05-19 19:59:48
基于C语言的RS(7,3)编码器设计

RS(7,3)编码器设计

大小：1.06MB | 2024-04-19 15:01:26
基于FPGA的RS编码器

FPGA进行RS编码，其设计的关键是伽罗华域乘法器，内附WORD说明

大小：0B | 2018-12-25 08:06:27
240176240192240163RS码编码器

该编码器为(240,176)、(240,192)、(240,163)编码器

大小：3KB | 2020-10-26 18:22:55
rs编码verilog实现

用verilog实现rs码reed_solomon.vrs_testbench.v

大小：0B | 2019-05-13 06:00:16
rs编码verilog编程

rs编码的fpga实现，用verilog语言编程

大小：0B | 2019-05-13 06:00:24
RS编码器的优化设计及FPGA实现

引言Reed-Solomon码首先是由Reed和Solomon两人于1960年提出来的,简称为RS码...

大小：681KB | 2020-10-28 01:49:12
RS码编码器HDL语言描述

RS码编码器的VerilogHDL源代码

大小：0B | 2019-07-18 03:30:35
RS编码器的VerilogHDL程序实现

RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛...

大小：0B | 2019-05-07 22:39:28
windowsmedia 编码器 64位

大小：0B | 2019-04-10 09:58:15
base64编码器

大小：0B | 2019-03-04 07:41:18
IEEE80216编码器verilog代码

大小：0B | 2019-01-13 02:46:53