1. 首页
  2. 移动开发
  3. 其他
  4. VHDL设计中电路优化问题

VHDL设计中电路优化问题

上传者: 2020-08-20 23:30:02上传 PDF文件 123.41KB 热度 13次
用VHDL进行集成电路的设计,不仅需要熟悉VHDL语言的使用方法和对设计要求的深刻理解,而且应在设计全程中遵循最优化设计的基本原则,在电路结构设计和软件使用中寻找满足设计要求的最佳方案。
用户评论