1. 首页
  2. 操作系统
  3. Solaris
  4. EDA/PLD中的基于CPLD/FPGA的VHDL语言电路优化设计

EDA/PLD中的基于CPLD/FPGA的VHDL语言电路优化设计

上传者: 2020-11-08 23:56:24上传 PDF文件 174.44KB 热度 28次
0 引 言 VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工业标准硬件描述语言,是随着可编程逻辑器件(PLD)的发展而发展起来的。它是一种面向设计、多层次的硬件描述语言,是集行为描述、RTL描述、门级描述功能为一体的语言,并已成为描述、验证和设计数字系统中最重要的标准语言之一。由于VHDL在语法和风格上类似于高级编程语言,可读性好,描述能力强,设计方法灵活,可移植性强,因此它已成为广大EDA工程师的首选。目前,使用VHDL语言进行CPLD/FPGA设计开发,Altera和Lattic
用户评论