基于verilog hdl 计算器 上传者：xiewei32301 2020-07-23 17:40:24上传 RAR文件 37.06KB 热度 21次 这个东西是我第一次练习用的，里面东西都经过验证 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-07-23 17:40:24 说明不清楚不是verilog编写的 码姐姐匿名网友 2020-07-23 17:40:24 这个不错很有用 码姐姐匿名网友 2020-07-23 17:40:25 程序还是没有问题的，已验证。 码姐姐匿名网友 2020-07-23 17:40:25 和题目不对应，楼主不地道 码姐姐匿名网友 2020-07-23 17:40:25 明明是VHDL语言。。不是verilog 发表评论 xiewei32301 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
说明不清楚不是verilog编写的
这个不错很有用
程序还是没有问题的，已验证。
和题目不对应，楼主不地道
明明是VHDL语言。。不是verilog