VETERBI卷积码在MATLAB和FPGA中实现(包含编码和解码) 上传者：钟声响起 2020-06-14 21:39:48上传 ZIP文件 370KB 热度 49次 文件包里包括卷积码编码和veterbi解码的MATLAB仿真代码和FPGA硬件实现的verilog代码，均编译成功附有仿真图，下载后可直接使用，无需修改，代码有注释，真是可信。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
