FPGA Verilog 数字闹钟
可以实现计时功能，跑表功能，闹钟定时，计时调节，跑表调节，用Verilog编写，动态数码管显示，本人已经实际验证过了，在本人的开发板上运行的非常完美
下载地址
用户评论
有点帮助，但不是我想要的
很有用的资源 不错
很不错，整个工程的文件都在
好资源，对课设很有帮助