FPGA数字时钟(含闹钟) 上传者:程序员马里奥 2020-05-15 22:04:54上传 RAR文件 2.39MB 热度 49次 6位数字时钟,verilog实现,方便移植,含闹钟设置,代码中闹钟部分以led闪烁表示,可修改,欢迎提问 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论