基于FPGA的数字锁相环设计

Name: 基于FPGA的数字锁相环设计
Rating: 4.5 (34 reviews)
Author: en_08376

上传者：en_08376 2019-09-20 08:52:21上传 CAJ文件 476.16KB 热度 34次

文档是基于FPGA的数字锁相环设计，实现了高精度的时钟输出以及快速锁定

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于FPGA的数字锁相环设计

基于FPGA的数字锁相环设计

大小：0B | 2019-08-03 20:43:56
基于fpga的数字锁相环设计

基于fpga的数字锁相环设计毕业设计论文里面详细的介绍了锁相的概念和全数字锁相环的实现！！

大小：0B | 2019-05-13 07:54:45
FPGA数字锁相环设计

基于FPGA的全数字锁相环设计，里面有基本的设计思想设计流程介绍

大小：0B | 2020-06-18 01:08:45
基于FPGA设计数字锁相环

基于FPGA设计数字锁相环（论文）

大小：0B | 2019-05-13 07:54:47
基于FPGA的数字锁相环设计.pdf

基于FPGA的数字锁相环设计.pdf

大小：353KB | 2020-10-10 19:00:58
基于FPGA的全数字锁相环设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件...

大小：291KB | 2020-07-16 18:27:40
基于FPGA的全数字锁相环

基于FPGA的全数字锁相环

大小：0B | 2019-05-13 07:54:44
基于FPGA的全数字锁相环的设计

基于FPGA的全数字锁相环的设计，给出了使用verilogHDL语言对锁相环进行基于FPGA的全数字...

大小：0B | 2019-05-06 19:06:30
全数字锁相环的FPGA设计

大小：0B | 2019-01-11 23:47:15
基于FPGA的全数字锁相环设计dll

基于FPGA的全数字锁相环设计dll

大小：291.28 KB | 2022-12-08 15:15:49
FPGA实现数字锁相环

FPGA实现的数字锁相环，可以对未知的频率进行锁相

大小：0B | 2019-09-23 19:49:22
数字锁相环的FPGA实现

FPGA实现的锁相环程序利用原理图和VHDL等实现锁相环技术

大小：0B | 2019-05-13 07:54:58
基于FPGA的全数字锁相环【VerilogHDL】

大小：0B | 2019-02-19 10:33:59
基于VHDL的数字锁相环设计

基于VHDL的数字锁相环设计，在quartus2环境下编写的VHDL。所有完整的程序打包。

大小：0B | 2019-05-01 22:17:40
基于全数字锁相环的设计

本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的...

大小：74KB | 2021-02-25 15:56:41
基于FPGA的数字锁相环平台的搭建

目前,数字锁相环广泛应用于通信、航天等领域。针对具体的应用,数字锁相环可以用于载波跟踪,相位提取等。...

大小：479KB | 2020-08-17 11:09:02