基于VHDL的数字锁相环设计

Name: 基于VHDL的数字锁相环设计
Rating: 4.5 (55 reviews)
Author: cjr9187964

上传者：cjr9187964 2019-05-01 22:17:40上传 RAR文件 536.71KB 热度 55次

基于VHDL的数字锁相环设计，在quartus2环境下编写的VHDL。所有完整的程序打包。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-01 22:17:40

注释太少，不值10分

: 码姐姐匿名网友 2019-05-01 22:17:40

确实挺好的，适合初学者

基于VHDL的数字锁相环设计

基于VHDL的数字锁相环设计，在quartus2环境下编写的VHDL。所有完整的程序打包。

大小：0B | 2019-05-01 22:17:40
基于FPGA的数字锁相环设计

基于FPGA的数字锁相环设计

大小：0B | 2019-08-03 20:43:56
基于fpga的数字锁相环设计

基于fpga的数字锁相环设计毕业设计论文里面详细的介绍了锁相的概念和全数字锁相环的实现！！

大小：0B | 2019-05-13 07:54:45
基于全数字锁相环的设计

本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的...

大小：74KB | 2021-02-25 15:56:41
数字锁相环

大小：0B | 2019-03-07 05:43:41
FPGA数字锁相环设计

基于FPGA的全数字锁相环设计，里面有基本的设计思想设计流程介绍

大小：0B | 2020-06-18 01:08:45
数字锁相环设计步骤

有关数字锁相环的帖子不断出现,但大多没有讲述其原理。翻开有关锁相环的书总是堆叠着鉴相、同相积分、中相...

大小：64KB | 2020-11-29 03:21:37
全数字锁相环设计

全数字锁相环设计，是新型的锁相环设计，应用的基础!

大小：0B | 2019-05-01 22:19:46
基于FPGA设计数字锁相环

基于FPGA设计数字锁相环（论文）

大小：0B | 2019-05-13 07:54:47
采用VHDL设计的全数字锁相环电路设计

摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻...

大小：396KB | 2021-04-08 05:35:16
基于FPGA的数字锁相环设计.pdf

基于FPGA的数字锁相环设计.pdf

大小：353KB | 2020-10-10 19:00:58
基于FPGA的全数字锁相环设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件...

大小：291KB | 2020-07-16 18:27:40
基于MATLAB的数字锁相环仿真设计

数字锁相环（PLL）是现代通信和控制系统中不可或缺的技术，能够通过反馈机制自动调整信号的相位。想深入...

大小：961.54KB | 2025-06-18 17:44:13
基于FPGA的全数字锁相环的设计

基于FPGA的全数字锁相环的设计，给出了使用verilogHDL语言对锁相环进行基于FPGA的全数字...

大小：0B | 2019-05-06 19:06:30
数字锁相环verilog

自己写的verilog锁相环。1k~100k频率比较稳定。N分频器自己修改。

大小：0B | 2020-05-15 04:12:58
dpll数字锁相环

利用verilog开发的数字锁相环。主要用于学习理解PLL，适用于初学者

大小：0B | 2019-07-29 01:07:57