m序列在FPGA中的同步时钟提取 上传者：houyajin 2019-09-08 21:43:27上传 RAR文件 2.66MB 热度 49次 以M序列为例，讲解同步时钟信号的提取，附有M序列的生成讲解，及设计中用到的诸如全数字锁相环有相关知识和相关程序。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-09-08 21:43:27 太坑了，程序是没有的，被骗了6个积分，大家还是别乱下载 码姐姐匿名网友 2019-09-08 21:43:27 好奇怪的文档，似乎没什么用。。。 码姐姐匿名网友 2019-09-08 21:43:27 资料比较多 码姐姐匿名网友 2019-09-08 21:43:27 一般吧，程序我是没发现有，不知道为什么楼上都说有 码姐姐匿名网友 2019-09-08 21:43:27 有一个word打不开 码姐姐匿名网友 2019-09-08 21:43:27 不错。是我要找的东西。 码姐姐匿名网友 2019-09-08 21:43:27 不错，不过word有一个打不开啊！！！ 码姐姐匿名网友 2019-09-08 21:43:27 比较简单，很基础的东西。 码姐姐匿名网友 2019-09-08 21:43:27 程序明明就是VHDL的，楼上这么想的，解压以后有一个word打不开 码姐姐匿名网友 2019-09-08 21:43:27 这个是用verilog编写的，不是labview，以后的同学注意 发表评论
太坑了，程序是没有的，被骗了6个积分，大家还是别乱下载
好奇怪的文档，似乎没什么用。。。
资料比较多
一般吧，程序我是没发现有，不知道为什么楼上都说有
有一个word打不开
不错。是我要找的东西。
不错，不过word有一个打不开啊！！！
比较简单，很基础的东西。
程序明明就是VHDL的，楼上这么想的，解压以后有一个word打不开
这个是用verilog编写的，不是labview，以后的同学注意