FPGA设计中跨时钟域同步方法的研究 上传者：lilinuo 2019-06-03 20:14:26上传 PDF文件 371.97KB 热度 55次 跨时钟域的同步问题是现场可编程门阵列（FPGA）设计中的一个难点，本文分析跨时钟域所带来的亚稳态，提出FPGA设计中跨时钟域的同步方法，重点介绍利用异步FIFO实现跨时钟域的同步方法，并用VerilogHDL硬件描述语言设计该方案，验证该方法的正确性。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
