基于Verilog 的数字计频器 上传者：ego 2019-07-27 04:32:19上传 ZIP文件 517.42KB 热度 30次 采用VerilogHDL语言在CPLD器件上实现了简易数字频率计的设计。测量频率在10～1MHz范围之间，该频率计能根据输入被测频率信号,自动调整测试量程进行测试并给出测试结果的BCD码及七段LED译码显示。具有体积小、可靠性高、功耗低的特点。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
