基于Verilog的数字频率计的代码 上传者：gentlly 2019-05-20 10:24:30上传 ZIP文件 6.86MB 热度 29次 Vorilog语言编写的数字频率计测频部分的代码，本人毕业设计测频部分实用代码，绝对有效。系统的时钟频率为100M，包含50M的自检信号。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-20 10:24:30 不错谢谢分享 码姐姐匿名网友 2019-05-20 10:24:30 很好的东西。 码姐姐匿名网友 2019-05-20 10:24:30 没用，骗你在 发表评论 gentlly 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不错谢谢分享
很好的东西。
没用，骗你在