基于Verilog的数字频率计的代码 上传者：gentlly 2019-05-20 10:24:30上传 ZIP文件 6.86MB 热度 48次 Vorilog语言编写的数字频率计测频部分的代码，本人毕业设计测频部分实用代码，绝对有效。系统的时钟频率为100M，包含50M的自检信号。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-20 10:24:30 不错谢谢分享 码姐姐匿名网友 2019-05-20 10:24:30 很好的东西。 码姐姐匿名网友 2019-05-20 10:24:30 没用，骗你在 发表评论
不错谢谢分享
很好的东西。
没用，骗你在