基于Verilog HDL 的 SD卡IP核 上传者：clqhyl 2019-07-25 08:37:15上传 RAR文件 252.8KB 热度 79次 这分资源是用Verilog编写的SD卡IP核，有代码有工程 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-25 08:37:15 可以参考，但是用FPGA这么读写SD卡太慢了 码姐姐匿名网友 2019-07-25 08:37:15 Altera 大学计划的core，SPI模式，可惜速度有点慢，只能到2/300K 码姐姐匿名网友 2019-07-25 08:37:15 资源很好 谢谢楼主 码姐姐匿名网友 2019-07-25 08:37:15 挺好的资料 可以参考下 码姐姐匿名网友 2019-07-25 08:37:15 vhdl的。。。 希望给出ip核的建立过程 码姐姐匿名网友 2019-07-25 08:37:15 还行吧，有参考价值 码姐姐匿名网友 2019-07-25 08:37:15 明明是VHDL的IP核呀，乱说，这个IP核是官方提供的。 发表评论
可以参考，但是用FPGA这么读写SD卡太慢了
Altera 大学计划的core，SPI模式，可惜速度有点慢，只能到2/300K
资源很好 谢谢楼主
挺好的资料 可以参考下
vhdl的。。。 希望给出ip核的建立过程
还行吧，有参考价值
明明是VHDL的IP核呀，乱说，这个IP核是官方提供的。