基于Verilog HDL 的 SD卡IP核 上传者：clqhyl 2019-07-25 08:37:15上传 RAR文件 252.8KB 热度 52次 这分资源是用Verilog编写的SD卡IP核，有代码有工程 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-07-25 08:37:15 可以参考，但是用FPGA这么读写SD卡太慢了 码姐姐匿名网友 2019-07-25 08:37:15 Altera 大学计划的core，SPI模式，可惜速度有点慢，只能到2/300K 码姐姐匿名网友 2019-07-25 08:37:15 资源很好 谢谢楼主 码姐姐匿名网友 2019-07-25 08:37:15 挺好的资料 可以参考下 码姐姐匿名网友 2019-07-25 08:37:15 vhdl的。。。 希望给出ip核的建立过程 码姐姐匿名网友 2019-07-25 08:37:15 还行吧，有参考价值 码姐姐匿名网友 2019-07-25 08:37:15 明明是VHDL的IP核呀，乱说，这个IP核是官方提供的。 发表评论 clqhyl 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
可以参考，但是用FPGA这么读写SD卡太慢了
Altera 大学计划的core，SPI模式，可惜速度有点慢，只能到2/300K
资源很好 谢谢楼主
挺好的资料 可以参考下
vhdl的。。。 希望给出ip核的建立过程
还行吧，有参考价值
明明是VHDL的IP核呀，乱说，这个IP核是官方提供的。