4-16译码器vhedl源程序

Name: 4-16译码器vhedl源程序
Rating: 4.5 (38 reviews)
Author: greatmaujs

上传者：greatmaujs 2019-07-05 05:22:37上传 RAR文件 337.91KB 热度 38次

用quartus7.2编写的4-16译码器的vhdl工程文件

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

4_16译码器vhedl源程序

用quartus7.2编写的4-16译码器的vhdl工程文件

大小：0B | 2019-07-05 05:22:37
4_16译码器程序

vhdl语言描述的，4线-16线译码器的完整程序

大小：0B | 2019-06-05 17:18:06
4515 CMOS 四位锁存/4-16低有效译码器

4515CMOS四位锁存/4-16低有效译码器

大小：67.13 KB | 2022-12-10 13:04:45
4514 CMOS 四位锁存、4-16高有效译码器

The CD4514BC and CD4515BC are 4-to-16 line decoder...

大小：76.1006 KB | 2023-01-27 15:34:06
三八译码器verilog源程序

1、本程序模仿3/8译码器的功能2、由SW1、SW2、SW3分别对应三位二进制。SW3SW2SW1：...

大小：0B | 2019-05-02 20:24:54
4_16译码器verilog语言

4-16 decoder verilog language

大小：0B | 2019-06-22 06:46:51
4_16译码器引脚连接图

由两个74ls138组成的4-16译码器

大小：0B | 2018-12-07 17:03:37
4_16译码器VHDL语言设计

4-16译码器VHDL语言设计，libraryieee;useieee.std_logic_1164...

大小：0B | 2019-05-02 20:24:56
4_16译码器加电机驱动

4-16 decoder + motor drive

大小：0B | 2019-06-22 06:47:01
74154TTL4线16线译码器

大小：132.61 KB | 2022-06-26 22:57:12
38译码器verilog程序

介绍3-8译码器的xilinxise编译过程及verilog代码

大小：0B | 2019-07-24 18:21:58
在MAX加PLUSII中设计一个半加器和或门4－16译码器和4位向量乘法器

1.利用文本编辑器和VHDL语言设计一个半加器和或门，将其定义成Symbol图元，在图形编辑器中利用...

大小：0B | 2019-05-06 17:16:30
编码器与译码器与译码器

Encoder and decoder and decoder

大小：0B | 2019-06-22 06:47:07
哈弗曼编码译码器Huffman译码器

输入字符自己求频率建立Huffman树编码译码

大小：5KB | 2021-04-23 22:51:09
译码器VHDL

数字电路设计实验用VHDL语言实现的单数码管译码器

大小：0B | 2020-02-23 19:22:23
文件译码器

大小：0B | 2019-01-07 13:33:53