在MAX+PLUSII中，设计一个半加器和或门、4－16译码器和4位向量乘法器

1.利用文本编辑器和VHDL语言设计一个半加器和或门，将其定义成Symbol图元，在图形编辑器中利用这些Symbol将其设计成一个全加器。下载到CPLD芯片中，接入输入电平信号和输出LED显示器，通电验证并抄写其真值表。2.利用VHDL语言设计一个4－16译码器，下载后实现。3.利用VHDL语言设计一个4位向量乘法器，下载后实现。