用 verilog语言设计UART 带FIFO 32位 上传者：linhuaili 2019-06-24 01:17:46上传 RAR文件 4KB 热度 45次 Design UART with FIFO 32 bit in verilog language 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-24 01:17:46 很有价值的书籍，值得一读。 码姐姐匿名网友 2019-06-24 01:17:46 代码一般般吧，要用的话需要好好修改 码姐姐匿名网友 2019-06-24 01:17:46 就一个fifo可以，剩下的就是零散的框架，还不清楚，代码也不配全，咦，不好 码姐姐匿名网友 2019-06-24 01:17:46 写的还可以，但是能用，修改一下，用进了设计里 码姐姐匿名网友 2019-06-24 01:17:46 还行，不是规范的格式！ 码姐姐匿名网友 2019-06-24 01:17:46 根本没有写完UART，receiver里面核心代码用“...”省略过去了，然后transmitter干脆没写，只实现了一个fifo也好意思在标题带上uart？希望后来者不要下载，浪费时间浪费积分 码姐姐匿名网友 2019-06-24 01:17:46 确实不是很清晰 码姐姐匿名网友 2019-06-24 01:17:46 文件混乱，不知所云 码姐姐匿名网友 2019-06-24 01:17:46 很好，具有很大的参考价值 码姐姐匿名网友 2019-06-24 01:17:46 还可以 层次很清楚~ 发表评论 linhuaili 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
很有价值的书籍，值得一读。
代码一般般吧，要用的话需要好好修改
就一个fifo可以，剩下的就是零散的框架，还不清楚，代码也不配全，咦，不好
写的还可以，但是能用，修改一下，用进了设计里
还行，不是规范的格式！
根本没有写完UART，receiver里面核心代码用“...”省略过去了，然后transmitter干脆没写，只实现了一个fifo也好意思在标题带上uart？希望后来者不要下载，浪费时间浪费积分
确实不是很清晰
文件混乱，不知所云
很好，具有很大的参考价值
还可以 层次很清楚~