1. 首页
  2. 编程语言
  3. 硬件开发
  4. 流水线乘法器verilogHDL代码设计

流水线乘法器verilogHDL代码设计

上传者: 2019-05-15 03:49:12上传 V文件 1.36KB 热度 25次
多级流水线结构,是一种并行的方式,将相邻的两个部分的结果再加到最终的输出乘积上,即排列成一个二叉树形式的结构。
用户评论