verilog实现并串转换模块 上传者：sincerehua 2019-05-13 16:51:03上传 RAR文件 1.38KB 热度 22次 模块功能：按照设计要求把输入的4位平行数据转换为协议要求的串行数据流***由scl和sda配合输出***本模块为RTL可综合模块，已通过综合后门级网表仿真 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-05-13 16:51:03 是文档，没有代码，有一定参考价值~~ 码姐姐匿名网友 2019-05-13 16:51:03 一般吧，感觉不是很满意 码姐姐匿名网友 2019-05-13 16:51:03 还可以，就是没有代码 码姐姐匿名网友 2019-05-13 16:51:03 有一定的参考价值，但确实不够直观，不太容易理解 码姐姐匿名网友 2019-05-13 16:51:03 还可以，没有代码h 码姐姐匿名网友 2019-05-13 16:51:03 还行 挺好的资源 内容有点乱 不直观！ 码姐姐匿名网友 2019-05-13 16:51:03 说了不少，但没有代码，不直观啊 码姐姐匿名网友 2019-05-13 16:51:03 这个文章写的还是有一定的参考价值，不过没有代码可以参考 发表评论 sincerehua 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
是文档，没有代码，有一定参考价值~~
一般吧，感觉不是很满意
还可以，就是没有代码
有一定的参考价值，但确实不够直观，不太容易理解
还可以，没有代码h
还行 挺好的资源 内容有点乱 不直观！
说了不少，但没有代码，不直观啊
这个文章写的还是有一定的参考价值，不过没有代码可以参考