Verilog HDL 串入并出转换器 上传者:wysheng42 2018-12-29 05:26:08上传 PDF文件 332.39KB 热度 52次 一个串入并出转换器。输入是8bit数据,输出是32bit数据。给出AMSD图和HDL设计描述。并给出测试脚本和仿真结果。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论