m sequence verilog source code

模块功能：按照设计要求把输入的4位平行数据转换为协议要求的串行数据流***由scl和sda配合输出*...