基于fpga的ppm位同步verilog代码

编译成功，不过还是先了解原理比较好

仿真波形可以实现，注意仿真的时候8倍频，但是目前暂时还没有看懂他的设计流程，没有注释看起来比较麻烦~

代码编译成功，但是没有注释，看起来很费力！

锁相环同步的方法，好像还有不用锁相环的方法。

很好的东西，感谢分享！

我得说没有注释对于我这个初学者还是理解比较费力，但程序本身很好。

代码写的还行。。。。。不错。。。。