基于fpga的ppm位同步verilog代码 上传者：lvshiwudi84691 2019-05-13 07:54:45上传 ZIP文件 2.7KB 热度 68次 基于fpga的ppm位同步verilog代码采用锁相环同步分为4部分，清晰明了，高频时钟为8倍频 下载地址 用户评论 更多下载 下载地址 立即下载 立即下载 用户评论 码姐姐匿名网友 2019-05-13 07:54:45 编译成功，不过还是先了解原理比较好 码姐姐匿名网友 2019-05-13 07:54:45 仿真波形可以实现，注意仿真的时候8倍频，但是目前暂时还没有看懂他的设计流程，没有注释看起来比较麻烦~ 码姐姐匿名网友 2019-05-13 07:54:45 代码编译成功，但是没有注释，看起来很费力！ 码姐姐匿名网友 2019-05-13 07:54:45 锁相环同步的方法，好像还有不用锁相环的方法。 码姐姐匿名网友 2019-05-13 07:54:45 很好的东西，感谢分享！ 码姐姐匿名网友 2019-05-13 07:54:45 我得说没有注释对于我这个初学者还是理解比较费力，但程序本身很好。 码姐姐匿名网友 2019-05-13 07:54:45 代码写的还行。。。。。不错。。。。 发表评论 lvshiwudi84691 资源：3 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
编译成功，不过还是先了解原理比较好
仿真波形可以实现，注意仿真的时候8倍频，但是目前暂时还没有看懂他的设计流程，没有注释看起来比较麻烦~
代码编译成功，但是没有注释，看起来很费力！
锁相环同步的方法，好像还有不用锁相环的方法。
很好的东西，感谢分享！
我得说没有注释对于我这个初学者还是理解比较费力，但程序本身很好。
代码写的还行。。。。。不错。。。。