基于FPGA的24位计数器verilog HDL代码

Name: 基于FPGA的24位计数器verilog HDL代码
Rating: 4.5 (70 reviews)
Author: zhouatwhut1

上传者：zhouatwhut1 2018-12-08 23:29:23上传其他文件 500kb 热度 70次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2018-12-08 23:29:23

可以计时，又学到了很多知识~~

基于FPGA的24位计数器verilog HDL代码

大小：0B | 2018-12-08 23:29:23
Verilog HDL计数器

Verilog HDL 编写的可控的计数器

大小：4KB | 2020-08-29 09:20:24
10位计数器（异步复位）的verilog HDL程序

大小：0B | 2018-12-07 09:56:06
24位计数器VHDL代码

是在Quaterse2中编写24位计数器的源代码，VHDL中编程用的

大小：0B | 2019-04-30 10:19:37
环形计数器、扭环计数器（内含文档及verilog HDL代码）

大小：0B | 2018-12-08 23:29:28
模为十的计数器(verilog HDL)

大小：0B | 2018-12-07 09:55:50
计数器verilog代码

eda简单的设计，本实例是一个16进制的计数器，适合入门者阅读！

大小：0B | 2018-12-25 14:14:32
计数器verilog 代码

大小：0B | 2018-12-08 23:29:23
EDA 24位计数器

大小：0B | 2019-04-11 20:04:00
16位计数器FPGA

利用计数分频实现16位计数器,给予altera 公司的ep3c。仅供初学者参考

大小：831KB | 2020-08-08 00:17:15
可逆计数器内含文档及Verilog HDL设计代码

可逆计数器是一种双向计数器，可以进行递增计数，也可以进行递减计数，根据计数控制信号的不同，在时钟脉冲...

大小：0B | 2019-07-26 20:42:04
约翰逊计数器Verilog HDL报告

约翰逊计数器用Verilog HDL描述的实验报告

大小：0B | 2018-12-25 14:03:48
16位计数器Verilog实现

此示例已实现。有关更多信息，请咨询我。

大小：276.89KB | 2024-05-01 08:43:28
Verilog实现16位计数器

Verilog实现16位计数器(自增\自减\增减三种模式)

大小：0B | 2019-07-27 01:07:14
verilog4位计数器

这是使用verilog写的4位计数器，适用于初学者，程序可根据实际需要进行修改

大小：0B | 2019-05-27 11:36:35
Verilog16位计数器

Verilog16位计数器采用参数化设计

大小：0B | 2019-04-27 04:37:13