FPGA-verilog秒表设计

Name: FPGA-verilog秒表设计
Rating: 4.5 (74 reviews)
Author: junshao47571

上传者：junshao47571 2019-05-06 16:15:43上传 DOC文件 50KB 热度 74次

基于FPGA的秒表设计代码及解释，使用Verilog编写，对学习数字电路的同学有所帮助

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

FPGA_verilog秒表设计

基于FPGA的秒表设计代码及解释，使用Verilog编写，对学习数字电路的同学有所帮助

大小：0B | 2019-05-06 16:15:43
verilog秒表设计

基于verilog的秒表的设计，可以让你在大学的一些实验课上轻松通过哦

大小：0B | 2019-07-07 23:06:09
秒表程序Verilog语言编写FPGA

本程序是我利用QuartusII软件用Verilog语言编写的秒表程序，这是我们学校组织的FPGA专...

大小：0B | 2019-05-06 16:14:55
秒表设计_FPGA

运用verilog设计数字秒表，实现跑表的功能；

大小：0B | 2019-05-19 13:09:43
FPGA设计的秒表

大小：0B | 2019-12-27 03:11:36
verilog秒表

顶层模块----顶层模块对底层模块进行例化，顶层模块不做逻辑设计。底层模块----共2个底层模块，计...

大小：0B | 2019-05-19 13:09:42
基于FPGA数字秒表设计

大小：0B | 2019-02-25 10:36:48
verilog实现秒表

大小：0B | 2019-04-09 14:52:15
基于FPGA的秒表设计

大小：0B | 2019-12-27 03:11:07
ASIC设计FPGA Verilog

专用集成电路设计asicFPGAVerilog

大小：0B | 2019-07-17 15:52:10
基于Verilog的数字秒表设计教程

这篇教程将介绍如何使用基本逻辑设计分频器练习，设置复位开关和启/停开关，来实现一个数字秒表。设计过程...

大小：0B | 2019-12-26 23:14:16
基于Verilog语言的电子秒表设计

基于Verilog语言的电子秒表设计，使用的FPGA板为CycloneIVE:EP4CE6E22C8...

大小：0B | 2019-04-27 10:10:25
基于FPGA的数字秒表设计

大小：0B | 2019-02-25 10:36:50
基于FPGA的秒表设计.zip

代码资源完整，内涵相应的实验指导书和相应的芯片手册，适合实习选题使用，de2_70板子，各个模块分装...

大小：0B | 2020-05-25 22:00:19
秒表时钟电路的FPGA设计

秒表时钟电路的FPGA设计

大小：16.16MB | 2021-01-31 23:27:52
秒表的Verilog实现

基于quarters的实现。Verilog编写

大小：0B | 2018-12-25 11:49:59