基于Verilog语言的电子秒表设计

Name: 基于Verilog语言的电子秒表设计
Rating: 4.5 (57 reviews)
Author: L逸珠

上传者：L逸珠 2019-04-27 10:10:25上传 RAR文件 3.21MB 热度 57次

基于Verilog语言的电子秒表设计，使用的FPGA板为CycloneIVE:EP4CE6E22C8

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于Verilog语言的电子秒表设计

基于Verilog语言的电子秒表设计，使用的FPGA板为CycloneIVE:EP4CE6E22C8...

大小：0B | 2019-04-27 10:10:25
基于Verilog的数字秒表设计教程

这篇教程将介绍如何使用基本逻辑设计分频器练习，设置复位开关和启/停开关，来实现一个数字秒表。设计过程...

大小：0B | 2019-12-26 23:14:16
verilog秒表设计

基于verilog的秒表的设计，可以让你在大学的一些实验课上轻松通过哦

大小：0B | 2019-07-07 23:06:09
基于multisim电子秒表的设计

数字秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、十进制计数器、6进制计...

大小：0B | 2019-05-14 19:28:22
基于vhdl语言秒表的设计

基于vhdl语言的秒表设计，对于初学eda的应该有些帮助！

大小：0B | 2019-05-28 01:49:55
基于verilog语言的数字电子钟设计

基于verilog语言的数字电子钟设计，数码管实时显示时、分、秒的数字时钟（24小时显示模式）；可以...

大小：0B | 2020-06-10 12:42:01
用verilog HDL语言编写的秒表

Stopwatch written in verilog HDL language

大小：0B | 2019-06-21 23:19:28
基于微机原理的电子秒表设计

基于微机原理的秒表系统，功能不复杂，但细节得挺讲究，尤其适合刚接触底层开发或想深入了解汇编控制流程的...

大小：56.28KB | 2025-06-09 13:48:22
FPGA_verilog秒表设计

基于FPGA的秒表设计代码及解释，使用Verilog编写，对学习数字电路的同学有所帮助

大小：0B | 2019-05-06 16:15:43
verilog秒表

顶层模块----顶层模块对底层模块进行例化，顶层模块不做逻辑设计。底层模块----共2个底层模块，计...

大小：0B | 2019-05-19 13:09:42
秒表程序Verilog语言编写FPGA

本程序是我利用QuartusII软件用Verilog语言编写的秒表程序，这是我们学校组织的FPGA专...

大小：0B | 2019-05-06 16:14:55
电子秒表电子秒表课程设计

一　设计内容与要求………………………………………1二　设计思想………………………………………………1...

大小：0B | 2020-04-22 07:39:52
秒表的Verilog实现

基于quarters的实现。Verilog编写

大小：0B | 2018-12-25 11:49:59
电子秒表设计

大小：0B | 2019-01-12 10:02:13
C语言电子秒表系统设计

用的是C语言,而不是汇编语言,想要做微机原理课程设计的同学请不要下,大家注意!

大小：271KB | 2020-12-30 04:00:43
基于单片机的电子秒表设计

本文通过电子秒表的设计（计时99：99秒，具有启停复位，倒计时等功能），说明单片机最小系统的概念与设...

大小：0B | 2020-03-10 18:20:12