基于FPGA信号发生器DDS Veirlog代码 上传者：Shmilysi 2020-09-21 06:06:53上传 V文件 1.12KB 热度 45次 基于FPGA的Verilog HDL语言的DDS 信号发生器,给出的代码是常规结构的12位数据。 注意注意注意!!!代码中的fword和fword_r是32位的,需要修改!!! 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
