verilog语言编写FPGA平台全数字锁相环

Name: verilog语言编写FPGA平台全数字锁相环
Rating: 4.5 (40 reviews)
Author: freeblueskyshi

上传者：freeblueskyshi 2019-04-28 00:12:30上传 ZIP文件 263.91KB 热度 40次

全数字锁相环在FPGA平台通过verilog语言编写

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog语言编写FPGA平台全数字锁相环

全数字锁相环在FPGA平台通过verilog语言编写

大小：0B | 2019-04-28 00:12:30
全数字锁相环verilog HDL程序

本程序包是我花费了两个月时间调试出来的全数字锁相环程序，极具参考价值。望刚刚涉及到锁相环的同仁可以好...

大小：0B | 2019-09-22 06:29:36
全数字锁相环

大小：0B | 2019-01-11 23:47:12
全数字锁相环的FPGA设计

大小：0B | 2019-01-11 23:47:15
基于FPGA的全数字锁相环

基于FPGA的全数字锁相环

大小：0B | 2019-05-13 07:54:44
FPGA实现PLL全数字锁相环

FPGA实现PLL全数字锁相环全部代码

大小：0B | 2019-07-13 20:00:38
全数字锁相环的verilog源代码

大小：0B | 2019-04-08 22:50:24
ADPLL全数字锁相环

带宽自适应高阶全带宽自适应高阶全数字锁相环的研究与设计数字锁相环的研究与设计

大小：0B | 2019-07-13 20:00:51
基于FPGA的全数字锁相环【VerilogHDL】

大小：0B | 2019-02-19 10:33:59
数字锁相环verilog

自己写的verilog锁相环。1k~100k频率比较稳定。N分频器自己修改。

大小：0B | 2020-05-15 04:12:58
全数字锁相环设计

全数字锁相环设计，是新型的锁相环设计，应用的基础!

大小：0B | 2019-05-01 22:19:46
基于FPGA的全数字锁相环设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件...

大小：291KB | 2020-07-16 18:27:40
verilog语言的FPGA数字锁相环PLL实现

使用verilog语言实现的FPGA数字锁相环（pll）

大小：0B | 2019-05-27 12:31:35
FPGA内全数字延时锁相环的设计

现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万...

大小：0B | 2019-05-01 22:19:04
基于FPGA的全数字锁相环的设计

基于FPGA的全数字锁相环的设计，给出了使用verilogHDL语言对锁相环进行基于FPGA的全数字...

大小：0B | 2019-05-06 19:06:30
基于FPGA的全数字锁相环设计dll

基于FPGA的全数字锁相环设计dll

大小：291.28 KB | 2022-12-08 15:15:49