基于SRT和Restoring算法的双精度浮点除法器设计

Name: 基于SRT和Restoring算法的双精度浮点除法器设计
Rating: 4.5 (45 reviews)
Author: qq_20875331

上传者：qq_20875331 2019-02-15 05:16:21上传其他文件 500kb 热度 45次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于SRT和Restoring算法的双精度浮点除法器设计

大小：0B | 2019-02-15 05:16:21
基于SRT算法的单精度浮点除法器

采用VerilogHDL语言，在FPGA上实现了单精度浮点除法器的设计，通过采用SRT算法、SD表示...

大小：0B | 2019-05-31 10:03:55
改进的Goldschmidt双精度浮点除法器

针对嵌入式处理器对面积要求极为苛刻的特点,提出了一种改进的基于Goldschmidt算法的双精度浮点...

大小：662KB | 2021-02-01 20:37:11
单双精度除法器实现

关于单精度和双精度浮点数除法器的硬件设计，可以参考

大小：0B | 2019-07-12 15:55:10
Verilog写的浮点除法器

用Verilog写的浮点除法器，作为初学者的参考文件！

大小：0B | 2020-05-18 14:14:50
VerilogHDL浮点数除法器设计

大小：0B | 2019-02-15 05:16:22
高精度除法器verilog

自写的高精度除法器 18位输入36位输出

大小：0B | 2018-12-20 21:54:32
vhdl可调精度除法器

大小：0B | 2019-03-07 04:51:59
高级浮点除法器的fpga实现

实现浮点数乘法和除法运算，采用硬件描述语言高效的实现了浮点除法运算

大小：0B | 2019-05-31 10:03:45
基于FPGA的除法器设计

基于FPGA的除法器设计，克服简单除法器的缺点进行了适当的改进！

大小：0B | 2019-09-02 20:30:30
基于FPGA的除法器算法研究

基于FPGA的除法器算法研究，讲了除法算法的实现方法，非常有用

大小：0B | 2019-08-17 13:28:26
基于VHDL除法器

基于VHDL除法器

大小：0B | 2019-07-10 16:37:38
基于virelog硬件除法器设计

verilog的16bit除以8bit除法器

大小：0B | 2019-07-18 06:34:50
阵列除法器的设计

用元件编写除法器，文件里面有详细的芯片链接和报告模板

大小：0B | 2019-07-10 16:37:47
EDA除法器设计

除法器，在EDA试验中用FPGA实现的。

大小：0B | 2019-07-19 07:18:00
定点除法器设计

大小：0B | 2019-02-28 03:40:25