定点除法器设计

Name: 定点除法器设计
Rating: 4.5 (61 reviews)
Author: liubo_28413

上传者：liubo_28413 2019-02-28 03:40:25上传其他文件 500kb 热度 61次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-02-28 03:40:25

适合入门学习的一个资料！谢谢！

: 码姐姐匿名网友 2019-02-28 03:40:25

写的比较简单，适合学习

定点除法器设计

大小：0B | 2019-02-28 03:40:25
定点补码一位除法器的设计

定点补码一位乘法器的整体设计包含乘数模块，部分积模块，数据选择器模块和求补模块，数据选择器模块和求补...

大小：0B | 2018-12-28 00:02:40
EDA除法器设计

除法器，在EDA试验中用FPGA实现的。

大小：0B | 2019-07-19 07:18:00
4位定点除法器EDAverilogHDL源代码

4位定点除法器，32位的写法也一样，希望verilogHDL高手指点，初学者参考吧

大小：0B | 2019-05-04 20:38:38
verilog除法器

verilog除法器。已经调试。写的不错

大小：0B | 2019-09-09 15:33:57
移位除法器

verilog写的移位除法器，最简单的除法器，没有任何优化

大小：0B | 2018-12-20 21:39:17
阵列除法器的设计

用元件编写除法器，文件里面有详细的芯片链接和报告模板

大小：0B | 2019-07-10 16:37:47
vhdl除法器

任意正整数的快速除法器属于电子器件技术领域。主要解决现有除法器运算速度慢、元器件多的问题。技术要点是...

大小：0B | 2019-05-28 01:22:07
汇编除法器定点源码一位除法源代码

暂无介绍

大小：8KB | 2020-07-17 20:25:42
定点原码一位除法器设计_课设报告

总体设计，详细设计，编程设计与下载，另附电路原理图。加减交替法定点原码一位除法器的整体设计主要包含五...

大小：0B | 2019-05-28 01:21:11
并行串行除法器

并行/串行除法器，又叫做迭代除法，得出商和余数，可以高速运行，完成时间由数据位宽决定

大小：0B | 2020-06-01 22:07:53
fpga实现除法器

fpga实现除法器固定除数的除法器学习fpga的实验代码

大小：0B | 2019-05-31 10:03:56
基于VHDL除法器

基于VHDL除法器

大小：0B | 2019-07-10 16:37:38
16位除法器

16位除法器设计，已经通过验证，能直接使用希望对大家有用。

大小：0B | 2019-05-28 01:21:44
除法器IP verilog

手写的除法器IP,没有调用vivado IP核,占用资源极少,经测试可用...包含两个verilog...

大小：2KB | 2020-10-19 07:21:34
基于virelog硬件除法器设计

verilog的16bit除以8bit除法器

大小：0B | 2019-07-18 06:34:50