800Mbps准循环LDPC码编码器的FPGA实现

Name: 800Mbps准循环LDPC码编码器的FPGA实现
Rating: 4.5 (70 reviews)
Author: 不当老年人

上传者：不当老年人 2018-12-08 12:21:50上传其他文件 500kb 热度 70次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

800Mbps准循环LDPC码编码器的FPGA实现

大小：0B | 2018-12-08 12:21:50
800Mbps准循环LDPC码译码器的FPGA实现

本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设...

大小：578KB | 2020-07-22 21:58:36
准循环LDPC译码器的FPGA实现

FPGA Implementation of Quasi-cyclic LDPC Decoder

大小：0B | 2019-06-26 09:15:40
基于FPGA的高速LDPC码编码器的设计与实现

大小：0B | 2019-01-12 00:05:52
LDPC编码器的实现

一篇关于DVB_S2中LDPC编码器在FPGA中如何实现的论文

大小：0B | 2019-09-15 00:52:28
准循环LDPC码的构造

准循环LDPC码的构造及理论分析，BIBD,博士论文

大小：0B | 2019-07-13 08:08:58
基于FPGA的LDPC编码器设计与实现

低密度奇偶校验（LowDensityParityCheckCode，LDPC）码是一类具有稀疏校验矩...

大小：0B | 2020-06-12 04:42:27
turbo码编码器的FPGA实现

大小：0B | 2018-12-08 12:21:53
循环码编码器

Cyclic code encoder

大小：0B | 2019-06-22 23:21:57
准循环多进制LDPC码构造

大小：0B | 2019-01-21 19:41:27
Turbo码编码器的FPGA设计与实现

Turbo码编码器的FPGA设计与实现，原理解释，通俗易懂

大小：0B | 2019-07-12 21:08:52
通信与网络中的利用FPGA实现基于RU算法编码器LDPC编码器的设计

引言低密度奇偶校验(Low Density Parity Check Code,LDPC)码是...

大小：208KB | 2020-12-06 13:49:06
环长为6的准循环LDPC码

大小：0B | 2019-01-21 19:41:26
循环冗余校验CRC编码器设计及FPGA实现

绍了循环冗余校验(CRC)编码器的设计及FPGA实现过程，采用原理图输入法对整个系统进行了编译和仿真...

大小：0B | 2019-07-14 00:29:01
准循环LDPC矩阵的构造

通过循环子矩阵BaseMatrix来构造大型的准循环LDPC的H矩阵

大小：0B | 2019-05-06 09:52:39
通信与网络中的基于FPGA的LDPC编码器设计与实现

引言低密度奇偶校验(Low Density Parity Check Code,LDPC)码是一...

大小：208KB | 2020-12-30 06:43:30