基于FPGA的LDPC编码器设计与实现

低密度奇偶校验（LowDensityParityCheckCode，LDPC）码是一类具有稀疏校验矩阵的线性分组码，不仅有逼近Shannon限的良好性能，而且译码复杂度较低,结构灵活，是近年信道编码领域的研究热点，目前已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域。LDPC码已成为第四代通信系统(4G)强有力的竞争者，而基于LDPC码的编码方案已经被下一代卫星数字视频广播标准DVB-S2采纳。本文利用FPGA实现了基于RU算法的编码器设计实现。在QuartusII软件环境下对LDPC编码器进行仿真，使用Stratix系列EP1s25F672I7芯片，对码长为5