uart16550的逻辑core代码已测试通过 上传者:c56417xcsdnder 2019-01-12 22:49:00上传 RAR文件 145.24KB 热度 18次 串口16550的core代码,UART16550的基本结构由CPU接口模块、波特率发生器、FIFO控制器、发送/接收FIFO和发送/接收模块共7个部分组成。 CPU通UART的CPU接口模块配置整个UART, 波特率发生器在CPU写入初始值后产生需要的波特率,控制发送和接收模块在设定的波特率下工作。CPU通过接口模块向发送 FIFO内写入需要发送的8位数据,同时发送模块开始读取FIFO中的数据,并加入起始位、奇偶校验位和停止位后以串行发送的方式传输给串行接收设备。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-01-12 22:49:00 写的不错,有助于我理解 码姐姐匿名网友 2019-01-12 22:49:00 FPGA可以用,很好 码姐姐匿名网友 2019-01-12 22:49:00 不错,有些地方要改 码姐姐匿名网友 2019-01-12 22:49:00 还可以 很全面 码姐姐匿名网友 2019-01-12 22:49:00 还可以,但是不是vhdl的,呵呵 发表评论 c56417xcsdnder 资源:1 粉丝:0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台,下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容!联系邮箱:server@dude6.com
写的不错,有助于我理解
FPGA可以用,很好
不错,有些地方要改
还可以 很全面
还可以,但是不是vhdl的,呵呵